基于fpga的lcd控制器設(shè)計修改版m--畢業(yè)論文.doc
約66頁DOC格式手機(jī)打開展開
基于fpga的lcd控制器設(shè)計修改版m--畢業(yè)論文,目錄畢業(yè)論文設(shè)計- 1 -基于fpga的lcd控制器設(shè)計- 2 -【摘要】- 2 -第1章 緒論51.1選題的背景與意義51.2lcd的控制,應(yīng)用和市場的發(fā)展現(xiàn)狀61.3課題的主要研究內(nèi)容和重點、難點71.3.1本課題主要研究內(nèi)容和重點71.3.2本課題的主要難點:71.4課題研究預(yù)期目標(biāo)81.4.1課題研究預(yù)期理論目...


內(nèi)容介紹
此文檔由會員 qw-vzwcyg 發(fā)布
目錄
畢業(yè)論文設(shè)計 - 1 -
基于FPGA的LCD控制器設(shè)計 - 2 -
【摘要】 - 2 -
第1章 緒論 5
1.1 選題的背景與意義 5
1.2 LCD的控制,應(yīng)用和市場的發(fā)展現(xiàn)狀 6
1.3 課題的主要研究內(nèi)容和重點、難點 7
1.3.1 本課題主要研究內(nèi)容和重點 7
1.3.2 本課題的主要難點: 7
1.4 課題研究預(yù)期目標(biāo) 8
1.4.1 課題研究預(yù)期理論目標(biāo) 8
1.4.2 課題研究預(yù)期技術(shù)目標(biāo) 8
第2章 現(xiàn)代LCD技術(shù) 9
2.1 現(xiàn)代LCD技術(shù)簡介 9
2.2 STN-LCD技術(shù)的顯示原理 10
2.3 動態(tài)STN-LCD驅(qū)動方法 11
第3章 現(xiàn)代FPGA技術(shù) 14
3.1 FPGA的發(fā)展歷程 14
3.2 FPGA的基本原理 15
3.2.1 查找表的基本原理 15
3.2.2 基于乘積項的FPGA的邏輯實現(xiàn)原理 15
3.3 FPGA的設(shè)計方法 16
3.4 VHDL硬件描述語言 17
3.5 Quartus II簡介 17
3.6 核心控制芯片選擇 19
3.7 FPGA的設(shè)計流程 20
第4章 總體系統(tǒng)設(shè)計及資源 23
4.1 系統(tǒng)設(shè)計要求 23
4.2 系統(tǒng)設(shè)計總體框圖 23
4.3 系統(tǒng)開發(fā)選用資源 24
4.3.1 液晶模塊選用 24
4.3.2 FPGA的選擇 29
4.4 硬件設(shè)計 31
第5章 系統(tǒng)各部分模塊的設(shè)計 33
5.1 初始化模塊設(shè)計 33
5.1.1 LCD模塊初始化原理 33
5.1.2 時鐘模塊的設(shè)計 35
5.1.3 字符顯示前初始化模塊的設(shè)計 36
5.1.4 圖片顯示前初始化模塊的設(shè)計 39
5.2 寫入數(shù)據(jù)模塊的設(shè)計 41
5.2.1 英文字符部分的數(shù)據(jù)模塊 41
5.2.2 中文字符部分的數(shù)據(jù)模塊 44
5.2.3 圖片部分的數(shù)據(jù)模塊 45
5.3 顯示控制模塊的設(shè)計 45
5.3.1 字符顯示控制模塊的設(shè)計 45
5.3.2 動態(tài)數(shù)據(jù)的顯示控制 47
5.3.3 圖像數(shù)據(jù)的顯示控制 49
5.4 字符顯示及圖片顯示整體模塊 55
5.5 本章小結(jié) 56
4.1 Quartus II簡介 57
4.2.4 sdram接口部模塊 61
結(jié)束語 62
參考文獻(xiàn) 63
畢業(yè)論文設(shè)計 - 1 -
基于FPGA的LCD控制器設(shè)計 - 2 -
【摘要】 - 2 -
第1章 緒論 5
1.1 選題的背景與意義 5
1.2 LCD的控制,應(yīng)用和市場的發(fā)展現(xiàn)狀 6
1.3 課題的主要研究內(nèi)容和重點、難點 7
1.3.1 本課題主要研究內(nèi)容和重點 7
1.3.2 本課題的主要難點: 7
1.4 課題研究預(yù)期目標(biāo) 8
1.4.1 課題研究預(yù)期理論目標(biāo) 8
1.4.2 課題研究預(yù)期技術(shù)目標(biāo) 8
第2章 現(xiàn)代LCD技術(shù) 9
2.1 現(xiàn)代LCD技術(shù)簡介 9
2.2 STN-LCD技術(shù)的顯示原理 10
2.3 動態(tài)STN-LCD驅(qū)動方法 11
第3章 現(xiàn)代FPGA技術(shù) 14
3.1 FPGA的發(fā)展歷程 14
3.2 FPGA的基本原理 15
3.2.1 查找表的基本原理 15
3.2.2 基于乘積項的FPGA的邏輯實現(xiàn)原理 15
3.3 FPGA的設(shè)計方法 16
3.4 VHDL硬件描述語言 17
3.5 Quartus II簡介 17
3.6 核心控制芯片選擇 19
3.7 FPGA的設(shè)計流程 20
第4章 總體系統(tǒng)設(shè)計及資源 23
4.1 系統(tǒng)設(shè)計要求 23
4.2 系統(tǒng)設(shè)計總體框圖 23
4.3 系統(tǒng)開發(fā)選用資源 24
4.3.1 液晶模塊選用 24
4.3.2 FPGA的選擇 29
4.4 硬件設(shè)計 31
第5章 系統(tǒng)各部分模塊的設(shè)計 33
5.1 初始化模塊設(shè)計 33
5.1.1 LCD模塊初始化原理 33
5.1.2 時鐘模塊的設(shè)計 35
5.1.3 字符顯示前初始化模塊的設(shè)計 36
5.1.4 圖片顯示前初始化模塊的設(shè)計 39
5.2 寫入數(shù)據(jù)模塊的設(shè)計 41
5.2.1 英文字符部分的數(shù)據(jù)模塊 41
5.2.2 中文字符部分的數(shù)據(jù)模塊 44
5.2.3 圖片部分的數(shù)據(jù)模塊 45
5.3 顯示控制模塊的設(shè)計 45
5.3.1 字符顯示控制模塊的設(shè)計 45
5.3.2 動態(tài)數(shù)據(jù)的顯示控制 47
5.3.3 圖像數(shù)據(jù)的顯示控制 49
5.4 字符顯示及圖片顯示整體模塊 55
5.5 本章小結(jié) 56
4.1 Quartus II簡介 57
4.2.4 sdram接口部模塊 61
結(jié)束語 62
參考文獻(xiàn) 63